(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平7-284024

(43)公開日 平成7年(1995)10月27日


(51) Int.Cl. ⁶		識別記号		庁内整理番号	FΙ	技術表示箇所				
H 0 4 N	.,		P E							
H01L 2	27/146									
					H01L	27/ 14		A		
					審查請求	未請求	請求項の数4	OL	(全 9 頁	
(21)出願番号		特願平6-69351			(71)出願人	000004352				
						日本放	送協会			
(22)出顧日		平成6年(1994)4月7日				東京都渋谷区神南2丁目2番1号				
					(71)出額人	0000060	013			
特許法第30条第1項適用申請有り 1993年12月5日、ワ						三菱電機株式会社				
シントン・ディー・シー発行の「1993年国際電子装置学						東京都千代田区丸の内二丁目2番3号				
会IEDMテクニカル・ダイジェスト」に発表					(72)発明者	(72)発明者 安藤 文彦 東京都世田谷区砧一丁目10番11号 日本放				
				1						
						送協会	放送技術研究	所内		
					(72)発明者	田中	克			
						東京都	世田谷区砧一丁	目10番1	1号 日本が	
						送協会	放送技術研究	所内		
					(74)代理人	弁理士	會我 道照	(外64	名)	
								1	最終頁に続く	

(54) 【発明の名称】 固体撮像素子

(57) 【要約】

【目的】 高輝度被写体撮像時のブルーミングを抑制 し、広範囲の照度において良好な画像が得られる固体撮 像素子を得る。

【構成】 光電変換素子にリセット用MOSトランジス タが直列に接続された増幅型固体撮像素子の垂直走査回 路内リセット用垂直選択線の出力部として、シフトバル スを送出するシフトレジスタ 1 2 a、MOSトランジス タ Q p と MOSトランジスタ Q n とのインパータでなる ドライバ回路 1 2 b、リセット用垂直選択線りにハイレ ベルの電位を供給するための第1の電源線12 c、上記 リセット用垂直選択線9にローレベルの電位を供給する ための第2の電源線12 cも構念、第2の電源の電位 をリセット用MOSトランジスタのしきい値以上に設定 し、蓄積時にリセット用MOSトランジスタのゲートに しきい値以上の電圧を印加することで、様型のオーバー フロードレインとして働かせる。



【特許請求の範囲】

(請求項11 ソース領域を光電変換素子部としたリセット用の第1のMOSトランジスタと、上記光電変換素子部にゲートが接続された増幅請出用の第2のMOSトランジスタに直列に接続された画素選択用の第3のMOSトランジスタに直列に存する画素を複数備えた回体増像素子において、上記で重要換案子部の電荷蓄積時に、上記第1のMOSトランジスタのゲートに該MOSトランジスタのしきい値以上の電圧を印加する走査手段を備えたことを特徴とする固体指像を来

【請求項2】 上記第1のMOSトランジスタをディプレッショントランジスタで構成したことを特徴とする請求項1記載の固体撮像素子。

【請求項3】 上記第1のMOSトランジスタのチャネル濃度が基板またはウェルの濃度と等しいことを特徴とする請求項1記載の固体撮像素子。

【請求項4】 上記第1のMOSトランジスタのゲート 長が最小線幅で構成されていることを特徴とする請求項 1記載の固体撮像素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、固体撮像素子に関 し、特に、増幅読出型固体撮像素子の改善に関するもの である。

[0002]

【従来の技術】従来、イメージセンサは、水平方向の高 解像康化及び高密康化にともなって、イメージセンサ中 の1 画素当たりの面積が縮小し、1 画素当たりに入射す る光量が減少している。したがって、イメージセンサか ら読み出される信号の強度が低下し、S/N比(Sは信 号、Nはノイズ)の低下を招いている。このような問題 を克服するために、増幅読出型のイメージセンサを用い ることが望ましいと考えられている。

【0003】図9は従来の蝴蝶院出型イメージセンサの 東型的な一例を示す回路図である。このイメージセンサ は、例えばPN接合で形成された光電変換条子1、増幅 続出用MOSトランジスタ2、垂直選択線にゲートが接 株された画来選択用MOSトランジスタ3、及び光電変 技案子1のリセット用MOSトランジスタ4を1画素と して複数備えると共に、それらの機能条子1~4を含む 画素に電源を供給する水平電源線5、垂直方向に配列された画素を選択するための垂直選択線6、垂直方向に配列された画素を選択するための垂直選択線6、垂直方向に配列された画素を選択するための水平選択用MOSトランジスタ8、水平信 号線13、信号電流を電圧に変換するための1/V変換 アンブ10、水平走査回路11、および垂直走査回路1 を備えている。 お、上述した図9の構成では、画素アレイ内に配置され る配線数を減らして集積度を高めるに、リセット用 垂直選択線0を、次の行の垂直選択線6と共用していたが、図10の構成では、リセット用垂直選択線9と次の 行の垂直選択線6とを分離して示し、また、種々の参照 符号で表されたそれぞれの位置における信号は図9と同 一の参照符号を用いて表す。

[0005] また、図11は図10に示す1画素の回路の動作を説明するためのタイミングチャートである。図 11において、期間1Hは通常のテレビ方式における1水平期間であって、期間HーBLKは水平解線期間、期間Read-outは信号読出期間に相当する。また、クロックV1およびクロックH1は、それぞれ垂直走査回路12および水平走査回路11に供給されるクロックを模式的に表している。

【0006] 今、図11に示す時刻T0においては、V ちで示す重重選択線6とV1に示す水平電源線5の電位 がハイレベルにされており、増幅読出用M05トランジスタ2と垂直選択用M05トランジスタ3が導通状態に なっている。上記増幅読出用M05トランジスタ2のが ート電極には光電変換業子1の出力端が接続されている ので、増幅監出用M05トランジスタ2は光電変換素子 1の出力電位Vpdに依存するインピーダンスで導通状態 になっている。その後、競出期間Read—out内の時刻T 1において、水平走査回路11からのi番目の出力の 1において、水平走査回路11からのi番目の出力を はがコイレベルになって水平選択用M05トランジスタ8が導通状態になれば、垂直信号線7が1/V変換ア ンブ10〜電気的に接続され、光電変換素子1の出力電 位Vpdに対応した信号電流1sigが電圧信号として読み 出されることになる。

【0007】次の水平構線開間内の時刻T2において は、VRで示すリセット用垂直選択線9の電位がハイレ ベルになり、光電変換素子1は、垂直選択用MOSトラ ンジスタ3、リセット用MOSトランジスタ4を通して 水平電源線5から供給される電圧レベルVreset にリセ ットされる。そして、次の水平標線開間内の時刻T3か ら、光電変換素子1は入射光に依存して発生する信号電 荷を積分する警積モードに入る。

[0008]

【発明が解決しようとする課題】 従来の増幅型イメージ センサは以上のように構成されており、イメージセンサ 中の1 画素当たりの面積が縮小されて高集積化が図られ ているので、高層度被写体指標時には、過大な入射光に よって画素中に発生する信号電荷が過剰となり、その状 料電荷が開始素にあふれ、本来、光の照射されていな い画素部分にも光が入っているかのような、いわゆるブ ルーミング期象によって画質を損なうという問題点があ った。 ミングを抑制し、広範囲の照度において良好な画像が得られる固体撮像素子を得ることを目的とする。 【0010】

[課題を解決するための手段] この発明の請求項1に係る固体損像素子は、ソース領域を無空換素子部とした リセット用の第1のMOSトランジスタと、上記代電変 換素子部にケートが接続された増幅読出用の第2のMO Sトランジスタと、上記第2のMOSトランジスタに直 列に接続された画素選択用の第3のMOSトランジスタに直 を有する画素を複数備えた国体損像素子にあいて、上 記光電変換素子部の電荷薔精時に、上記第1のMOSト ランジスタのゲートに該MOSトランジスタのしきい値 以上の電圧を印加する走査手段を備えたことを特徴とす ものである。

【0011】また、請求項2に係る固体撮像素子は、上記第1のMOSトランジスタをディプレッショントランジスタで構成したことを特徴とするものである。

[0012] また、請求項3に係る固体撮像素子は、上 記第1のMOSトランジスタのチャネル濃度が基板また はウェルの温度と等しいことを特徴とするものである。 [0013] さらに、請求項4に係る固体撮像素子は、 上配第1のMOSトランジスタのゲート長分最小線幅で 構成されていることを特徴とするものである。

[0014]

【作用】この発明の請求項1に係る固体措像素子においては、走査手段により、光電変換素子部の電荷蓄積時に、リセット用の第1のMのSトランジスタのゲートに該MOSトランジスタのしまい値以上の電圧を印加することにより、光電変換素子部をリセットするための第1のMOSトランジスタを蓄積期間中ものり状態にし、光電変換素子部で発生した過剰電荷をリセット用の第1のMOSトランジスタを指すの表しました。

[0015] また、請求項2に係る固体撮像素子においては、上記第10Mの5トランジスタをディブレッショントランジスタで構成することにより、ゲートに印加する電圧をグランドレベルにすることができ、その電源線を不要とすることが可能となる。

[0016] また、請求項3に係る固体機像素子においては、上記第10MOSトランジスタのチャネル濃度を 基板またはウェルの濃度と等しくすることにより、しき い値電圧をその濃度で決めることができ、リセットばら つきを低減させる。

[0017] さらに、請求項4に係る固体撮像素子においては、上記第1のMOSトランジスタのゲート長を最いでは、上記第1のMOSトランジスタのゲート長を最大の縮小が可能とする。

[0018]

する。まず、この実施例1においては、従来例に係る図 9に示すイメージセンサウ制成及び図10に示す自画路 の回路と同一の構成を備えるが、図10に示す回路図に おいて、垂直走査回路12内のリセット用車直選択線9 の出力部の回路構成が異なり、光電変換素子10電荷蓄 積時に、リセット用MOSトランジスタ4のゲートに該 MOSトランジスタ4のしきい値以上の電圧を印加する ことにより、光電変換素子1のリセット用MOSトラン ジスタ4を蓄積期間中もON状態にし、光電変換素子1 で発生した過剰電荷をリセット用MOSトランジスタ4 のソース側より引き抜くようにして、ブルーミングを抑 制する。

【0019】すなわち、図1は実施例1に係るもので、 図10に示す1画素の回路構成図において、垂直走査回 路12内のリセット用垂直選択線9の出力部を詳細に示 す回路構成図である。図1において、1ないし12は図 10と同一部分を示し、1は例えばPN接合で形成され た光電変換素子、2は増幅読出用MOSトランジスタ、 3 は垂直選択線にゲートが接続された画素選択用MOS トランジスタ、4は光電変換素子1のリセット用MOS トランジスタで、これらによりイメージセンサの1画素 を構成する。また、5はそれらの機能素子1~4を含む 画素に電源を供給する水平電源線、6は垂直方向に配列 された画素を選択するための垂直選択線、7は垂直方向 に配置された垂直信号線、8は水平方向に配列された画 素を選択するための水平選択用MOSトランジスタ、1 0は信号電流を電圧に変換するための I / V 変換アン プ、11は水平走査回路、12は垂直走査回路、13は 水平信号線であり、上記垂直走査回路12内のリセット 用垂直選択線9の出力部の回路構成として、12aはシ フトパルスを送出するシフトレジスタ、12bはpチャ ネルMOSトランジスタQpとnチャネルMOSトラン ジスタQnとのインバータでなるドライバ回路、12c はリセット用垂直選択線9にハイレベルの電位VR

(H) を供給するための第1の電源線、12 d は上記リセット用車直選択線 9 にローレベルの電位 V R (L) を 供給するための第2の電源線で、この第2の電源線 V R (L) の電位は、リセット用MOSトランジスタ4のしきい値以上に設定されている。

[0020]また、図2は実施例1の動作を説明するためのタイミングチャートであり、図3は実施例1の動作を説明するためのリセット用MOSトランジスタ4の断面模式図とボテンシャルフローチャートを示すもので、以下、図2及び図3を参照して実施例1に係るイメージセンサの動作を説明する。なお、図2において、期間1 Hは通常のテレビ方式における1水平期間であって、期間日 Bel Kは水平帰線削削、期間Read-outは信号読出期間に相当する。また、クロックV1およびゲロック た、図3において、(A) はリセット用MOSトランジス スタ4の断面模式図で、リセット用MOSトランジスタ 4のゲート4 aはリセット用垂直選択線9に、ドレイン 4 bは水平電源線5にそれぞれ接続され、ソース領域は 光電変換条子1になっている。また、4 c は基板を示し ている。

[0021]今、図2において、時刻TのからT2まで 総な米例と同様に動作し、光電変換素子1は、水平電源 線5から焼給される電圧レベルVreset にリセットされ る(図3(D)参照)。すなわち、図2に示ず時刻Tの においては、VSで示す重直選択網6とVLで示す水平 電源線5の電位がハイレベルにされており、増幅誘出用 MOSトランジスタ2と垂直選択用MOSトランジスタ 3が導通状態になっている。上記増幅誘出用MOSトラ 投続されているので、増幅誘出用MOSトランジスタ は光電変換来子1の加力電化Vpdに依存するインピーダ ンスで導通機能はっている。

【0022】その後、膨出期間 Readーのは内の時刻T1 において、水平走査回路11からの i 番目の出力信号 i がバイレベルになって水平選択用MOSトランジスタ 8が罅通状態になれば、垂直信号線7が1/V変換アン プ10へ電気的に接続され、光電変換素子1の出力電位 Vpdに対応した信号電流 i sig が電圧信号として誘み出 されることになる。次の水平帰線期間内の時刻T2にお いては、VRで示すリセット用垂直選択用MOS トランジスタ3、リセット用MOSトランジスタ4を通 して水平運源線5から供給される電圧レベルVV reset に リセットされる

【0023】そして、時刻T3より、光電変換素子1 は、入射光に依存して発生する信号電荷を積分する業績 モードに入る(図3(B)参照)。この時、リセット用 MOSトランジスタ4のゲート4aのポテンシャル電位 は、リセット用MOSトランジスタ4のバックゲートが 印加されていない時のスレシホールド(しきい値)電圧 をVthr (O) とするとき、VR (L) > Vthr (O) と なるように、リセット用垂直選択線9のローレベルVR (L) の電位に設定される。すなわち、図1に示される ように、リセット用垂直選択線9の電位は、インバータ でなるドライバ回路 1 2 b によって、シフトレジスタ 1 2 a の n + 1 番目のシフトパルスに反転したタイミング で、第1の電源線12cのハイレベルの電位VR(H) と第2の電源線12dのローレベルの電位VR(L)と なり、蓄積モード時は、第2の電源線12dによって設 定されたローレベルの電位VR(L)、つまりリセット 用MOSトランジスタ4のしきい値電圧以上の電圧がり セット用MOSトランジスタ4のゲートに印加される。

ス電位φρρが、φρρ>VR(L) – Vthr (φρρ) (Vt hr (φρρ) は、パックゲート印加時のスレシホールド電 E)の時は、リセット用MOSトランジスタ4はカットオフするため、通常の蓄積動件が行われ、φρι<VR (L) – Vthr (φρρ) となると、リセット用MOSトランジスタ4はONL、ドレイン4トへ過剰電荷が引き抜かれ、リセット用MOSトランジスタ4はイーバーフロードレインとして働くことにより(図3(c)及び図2の時刻14参照、過剰電荷が隣接画素へ広がらなくブルーミングが動割される。

【0025】ここで、光電変換素子1の最大蓄積電荷量 Omax は、

{Vreset- (VR (L) - Vthr (L) } / Cppで決まる。

Cpn; 光電変換素子1の容量

Vthr (L) ; φ PD=VR (L) -Vthr (φ PD) を満たすVthr (φ PD)

[0026] 従って、上記整施例1によれば、蓄積モード時に、光電変換素子1に直列接続したリセット用MOトランジスタ4のゲートに、第2の電源線12 はによって設定されたリセット用MOSトランジスタ4のしきい値電圧以上の電圧を印加するようにしたので、蓄積期間中もリセット用MOSトランジスタ4をON状態にし、光電変換案子1で発生した過剰電荷をリセット用MOSトランジスタ4のソース側に引き抜くようにしてブルーミングを抑制し、広範囲の照度において良好な画像が得られる。

【0027】実施例2.次に、実施例2について説明する。図4は実施例2に係る1画素の回路図を示し、図10に示す実施例1と同一部分は同一符号を付し、その説明は省路する。この実施例2に係る1画素の回路図においては、図4に示すように、リセット用MOSトランジスタ4のゲートをVLで示される水平電源線5に接続し、図10に示す実施例1の構成に対し、リセット用垂直選択線9を省いた点が異なり、垂直走査回路12Aにより、光電変換素子1の電荷蓄積時に、水平走査線5を介して実施例1と同様にしてリセット用MOSトランジスタ4のゲートにしきい値以上の電圧を印加するようにしている。

【0028】 すなわち、図5は上記種直走室回路12A 内の水平電源線5の出力部を示す回路構成図である。図 5において、12Aaはシフトパルスを送出するシフト レジスタ、12Abは、後述する第1と第2の電源線間 に設けられたpチャネルMOSトランジスタQnlとでなるインパータと チャネルMOSトランジスタQnlとでなるインパータと チャネルMOSトランジスタQnlとでなるインパータと テャネルMOSトランジスタQnとの直列体と、後述する第2の電源線と上記インパータの出力端子、つまり水 平電源線5との間に設けられたのチャネルMOSトラン するための第1の電源線、12Adは上記水平電源線5 にローレベルの電位VL(L)を供給するための第2の 電源線、12Aeは上記水平電源線5にミドルレベルの 電位VL(M)を供給するための第3の電源線を示し、 ここで、上記第3の電源線12Aeのミドルレベルの電位VL(M)は、リセット用MOSトランジスタ4のし せい以上の信号読み出しにおける電源電圧に設定されている。

【0029】また、図6は実施例2の動作を説明するた めのタイミングチャートであり、図7は実施例2の動作 を説明するためのリセット用MOSトランジスタ4の断 面模式図とポテンシャルフローチャートを示すもので、 以下、図6及び図7を参照して実施例2に係るイメージ センサの動作を説明する。なお、図6において、期間1 Hは通常のテレビ方式における1水平期間であって、期 間H-BLKは水平帰線期間、期間Read-outは信号読 出期間に相当する。また、クロックV1およびクロック H1は、それぞれ垂直走査回路12および水平走査回路 11に供給されるクロックを模式的に表している。ま た、図7において、(A)はリセット用MOSトランジ スタ4の断面模式図で、リセット用MOSトランジスタ 4のゲート4aとドレイン4bは水平電源線5に接続さ れ、ソース領域は光電変換素子1になっている。また、 4 c は基板を示している。

[0030] 今、図6においては、従来卵と同様に動作 する。すなわち、時刻T2において、水平電源線5の電 位がハイレベルになると、光電変換素子1のボテンシャ ル電位のppは、φpp=VL (H) - Vthr (H) にりセ ットされる(図7 (D) 参照)。そして、時刻T3より 実施例1と同様に、蓄積モードに入る(図7 (C) 参 照)。この時、リセット用MのSトランジスタ4のゲー ト4aのボテンシャル電位は、VL (L) > Vthr (O) となるように、VLで示される水平電源線5の口

ーレベルの電位に設定される。この実施例2では、VL (L) = VL (M) とした。ミドルレベルVL (M) は、時刻TO、T1時の信号読出における電源電圧であ る。

【0031】 すなわち、図1に示されるように、水平電源線6の電位は、ドライ/ (回路12A blu よって、ナレジスタ12A aのn+1番目のシフト/が収入に反転したタイミングで、第1の電源線12A cのハイレベルの電位VL(H)と第3の電源線12A cのドルレベルの電位VL(M)となり、競モード時は、第3の電源線12A eのようにがして、10M)、つまりリセット用MOSトランジスタ4のしきい値電圧以上の信号続出における電源電圧がリセット用MOSトランジスタ4のグートに印加される。

【0032】従って、のPD>VL(L)-Vthr

(L) - Vthr (φρρ) となると、リセット用MOSトランジスタ4はONL、ドレイン4 b へ過剰電荷は引き 抜かれ、リセット用MOSトランジスタ4がオーパーフロードレインとして働く(図7(C)及び図6に示す時刻T4参照)。

【0033】 ここで、光電変換素子1の最大蓄積電荷量 Qmax は、

 $\{ (VL (H) - Vthr (H)) - (VL (M) - Vthr (M) \} / CPD$

で決まる。

Vthr (H) ; φ PD=VR (H) -Vthr (φ PD) を満たすVthr (φ PD)

[0034] 従って、上記疾施例2によれば、蓄積モード時に、光電変換条子1に直列接続したリセット用MOトランジスタ4のゲートに、第3の電源線12Aeによって設定されたリセット用MOSトランジスタ4のしきい値程EV人の電圧を印加するようにしたので、実施側1と同様に、蓄積期間中もレセット用MOSトランジスタ4をON状態にし、光電変換案子1で発生した過剰電荷をリセット用MOSトランジスタ4のソース側に引き抜くようにしてブルーミングを抑制し、広範囲の照度において良好な画像が得られる。

【0035】実施例3. この実施例3においては、図1 0と図4に示す実施例1と実施例2のリセット用MOS トランジスタ4をディブレッショントランジスタとする ことにより、そのゲートに接続する電源線を不要にする ことを図る。通常、MOSトランジスタのスレシホール ド電圧Vth(O)は、ノイズマージン等を見込み、NM OSトランジスタの場合、Vth(O)>0に設定されて いる。従って、図10と図2で示したように、リセット 用垂直選択線9と水平電源線5のローレベルVR(L) とVL(L)は、それぞれ垂直選択線6のローレベル等 とは別電源が必要であるが、Vthr (O) < O、つまり リセット用MOSトランジスタ4をディプレッショント ランジスタにすれば、リセット用垂直選択線9と水平電 源線5のローレベルVR(L)とVL(L)をグランド レベルにすることができ、その電源線を不要とすること ができる。

【0036】実施例4.また、上記実施例1と2において、リセット用MOSトランジスタ4のスレシホールド (の)は、他のMOSトランジスタのVth (の)よりかさくても良いので、リセット用MOSトランジスタ4として、短チャネル効果等の効く最小のゲート長しのものを使用とすることができ、この実施例4にあいては、上記実施例1と2におけるリセット用MOSトランジスタ4として、ゲート長が最小線海のものを使

用することにより、画素寸法の縮小を可能にすることが

できる。

ジスタ4のチャネル濃度を基板またはウェルの濃度と等 しくすることにより、リセットパラツキの低減効果を図 るようにしている。すなわち、通常のMO 5 トランジス タのVth (O) は、マージンをもたせるため、イオン注 入等により、ゲート下のアクセブタ濃度を基板(ウェ ル)濃度より濃くするが、Vthr (O) はマージンが不 要であり、リセット用MO 5 トランジスタ4のVthr

(O) は、基板(ウェル)濃度で決めることができ、基板(ウェル)濃度で決めることで、リセットパラツキを 低減できる等の効果がある。

【0038】実施例6、なお、上記実施例1~5では、 MOSトランジスタは、NMOSで構成した場合を示し たが、PMOSでも良く、その場合、極性は反対になる が、同様の効果を奏する。

[0039] 実施例7. 次に、図8はこの発明の別の実施態様を示すものである。図8において、14と15は 画素混合用MOSトランジスタ、16は画素混合用垂直選択線(VT)を示し、図4に示した実施例2の画素を構成する回路要素1~6に、画素混合用MOSトランジスタ14を付加した第1グループと、光電変換素子1、画素混合用MOSトランジスタ15、画素混合用垂直選択線16からなる第2グループとを垂直方向に交互に配置した構成を備えている。

【0040】 この回路構成では、蓄積後、画家混合用トランジスタ14(フィールド切り換え後は画家混合用トランジスタ15)をONL、第1と第2グループの光電変換素子1に蓄積された信号電荷を混合した後、実施例と同様に信号を読み出し、リセット動作を行う。本実施機においても、実施例と目様に、蓄積時にVL

(L) > V thr (O) となるように、水平電源線5のローレベルを設定することで、実施例1及び2と同様の効果を奏する。

[0041]

【発明の効果】以上のように、この発明の請求項1によれば、ソース領域を光電変換案子部としたりセット用の第1のMのSトランジスタと、上記光電変換案子部としたりでウトが接続された個業選択用の第2のMのSトランジスタに直列に接続された画業選択用の第3のMのSトランジスタとを有する画業を複数領えた固体援像素子において、上記光電変力ジスタのともい値収上の電圧を印加する走査手段を備えたので、上記光電変力ジスタのともい値収上をでは、サーランジスタのともい値収上をでは、サーランジスタのともい値収上をでは、サーランジスタのとのでに、大電変換素子部でりセットするためあず、1のMのSトランジスタのを蓄積期間中もON状態にし、光電変換素子部で発生した過剰電荷をリセット用の第1のMのSトランジスタリース側よりま抜くようにしてブルーミングを抑制することができ、広範囲の原理において良好を抑制することができ、広範囲の原理において良好を動物することができ、広範囲の原理において良好を動物することができ、広範囲の原理において良好を動物を

Sトランジスタをディブレッショントランジスタで構成 することにより、ゲートに印加する電圧をグランドレベ ルにすることができ、その電源線を不要とすることがで きるという効果がある。

【0043】また、請求項3によれば、上記第1のMO Sトランジスタのチャネル連度を基板またはウェルの濃度と等しくすることにより、しきい値電圧をその濃度で決めることができ、リセットはらつきを低減させることができるという効果がある。

【0044】 さらに、請求項4によれば、上記第1のM OSトランジスタのゲート長を最小線幅で構成すること により、画素寸法を縮小させることができるという効果 がある。

【図面の簡単な説明】

【図1】 この発明の実施例1に係る固体撮像素子を説明するためのもので、垂直走査回路12内のリセット用垂直選択線9の出力部の回路構成図である。

【図2】 この発明の実施例1に係る固体撮像素子の動作を説明するタイミングチャートである。

【図3】 この発明の実施例1に係る固体撮像素子の断面模式図及びポテンシャルフロー図である。

【図4】 この発明の実施例2に係る固体撮像素子を説明するためのもので、1画素の回路構成図である。

【図5】 この発明の実施例2に係る固体撮像素子を説明するためのもので、図4に示す垂直走査回路12A内の水平電源線5の出力部を示す回路構成図である。

【図6】 この発明の実施例2に係る固体撮像素子の動作を説明するタイミングチャートである。

【図7】 この発明の実施例1に係る固体撮像素子の断 面模式図及びポテンシャルフロー図である。

【図8】 この発明の実施例 7 に係るもので、実施例2 の画素を構成する回路に、画素混合用MOSトランジス タを付加した第1 グループと、光電変換案子と画素混合 用MOSトランジスタ及び画素混合用垂直選択線からな る第2 グループとを垂直方向に交互に配置した適用例の 構成図である。

【図9】 この発明及び従来例に係る増幅読出型固体撮像素子を示す回路図である。

【図10】 この発明の実施例1及び従来例に係る固体 撮像素子の1画素の回路構成図である。


【図11】 従来例に係る固体撮像素子の動作を説明するタイミングチャートである。 【符号の説明】


1 光電変換素子、2 増幅読出用MOSトランジス


ダ、3 画素選択用MOSトランジスタ、4 リセット 用MOSトランジスタ、5 水平電源線、6 垂直選択線、7 垂直信号線、9 リセット用垂直選択線、12 垂直走夜回路、12 a シフトレジスタ、12 b ド


タ、12Ab ドライバ回路、12Ac 第1の電源


線、12Ad 第2の電源線、12Ae 第3の電源線











フロントページの続き

(72) 発明者 川島 光 伊丹市瑞原4丁目1番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内 (72) 発明者 村田 直文 伊丹市瑞原4丁目1番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内